电子资讯

分享半导体行业媒体最新资讯，开展行业的技术交流、思想碰撞、信息互换、资料查询等，以市场趋势为导向、以客户满意为结果，锐意进取持续发展。

更新日期： 2024-09-19
浏览次数： 1193

光刻机是半导体制造过程中的关键设备，相当于芯片制造工艺的“印刷机”，它的精度直接影响芯片的制程和性能。根据不同光源类型，光刻机可以分为UV（紫外线）、DUV（深紫外线）和EUV（极紫外线）三大类。光刻机的分辨率主要由两个参数决定：光源的波长（λ）和物镜系统的数值孔径（NA）。简单来说，波……

查看详情 >>

先进封装核心技术之一：TSV

更新日期： 2024-09-19
浏览次数： 867

在先进封技术中，TSV（Through-Silicon Via，硅通孔）是一种关键的垂直互连技术，它通过在芯片内部打通的通道实现了电气信号的垂直传输。TSV可以显著提高芯片之间的数据传输效率，减少信号延迟，降低功耗，并提升封装的集成密度。以下是对TSV技术的详细解释。 1. TSV的基本概念 TSV 是一种……

查看详情 >>

芯片设计之功能逻辑仿真

更新日期： 2024-09-11
浏览次数： 866

Functional Logic Simulation可以看作是芯片设计的“逻辑验证”阶段，确保设计功能如预期工作。它的主要目的是在时序无关的情况下，确认芯片的逻辑结构是否正确。这个步骤帮助工程师在芯片制造之前，发现并修正设计中的逻辑错误。

查看详情 >>

为啥6寸晶圆用平边，8/12寸晶圆用notch？

更新日期： 2024-09-11
浏览次数： 1344

最近读者提问：“6寸晶圆用平边，8/12寸晶圆用notch，用Notch 比平边好，为啥6寸还是用平边”这个问题时，我们可以从晶圆制造、工艺要求、历史原因和设备兼容性等多个角度进行分析。

查看详情 >>

聊聊晶圆和芯片量产阶段的full-mask

更新日期： 2024-09-06
浏览次数： 1315

在集成电路工艺中，“full-mask”是一个关键概念，它涉及到半导体制造过程中掩模版的使用。掩模版是半导体光刻工艺中用于硅片表面图案化的光学工具。掩模版上有微小的图案，这些图案将通过光刻过程转移到硅片的光刻胶上，从而定义了芯片的功能区和布线层。

查看详情 >>

SOI晶圆的结构、分类、优势、下游应用

更新日期： 2024-09-02
浏览次数： 1106

SOI（Silicon-On-Insulator）是一种半导体制造技术，其中硅晶圆的一部分被绝缘层（通常是二氧化硅）隔离开来，这样可以有效地减少寄生电容和漏电流，提升器件性能。

查看详情 >>

如何理解晶圆制造的良率（Yield）

更新日期： 2024-08-27
浏览次数： 1586

在晶圆制造中，良率的管理和提升是一个复杂而持续的过程，需要在工艺、设计、材料、设备等多个方面进行综合的优化和管理。通过数据的分析、持续改进的策略、客户协同的优化，最终实现良率的最大化，提高产品质量和产线效率。

查看详情 >>

万物智联时代，RISC-V与AI的融合之路该如何走？

更新日期： 2024-08-21
浏览次数： 1380

在全球科技飞速发展的背景下，RISC-V与人工智能（AI）的结合成为了业内关注的焦点，8月19日，第四届滴水湖中国RISC-V产业论坛在上海临港滴水湖畔召开，北京大学讲席教授、RISC-V国际基金会人工智能与机器学习专委会主席谢涛发表了《万物智联时代RISC-V+AI之路》演讲，分析了RISC-V与AI技术的结合及其发……

查看详情 >>

晶圆测试与芯片测试有什么不同？

更新日期： 2024-08-19
浏览次数： 993

晶圆测试（CP）属于“晶圆级”工艺，数千颗甚至数万颗裸芯片高度集成于一张晶圆上，对测试作业的洁净等级、作业的精细程度、大数据的分析能力等要求较高，因此技术实力较强的测试厂商通过精益生产能够实现更好的效益，拉开与其他对手的差距。

查看详情 >>

先进封装技术CoWoS分享纪要

更新日期： 2024-08-16
浏览次数： 1390

台积电的CoWoS（Chip On Wafer On Substrate）技术是一种先进的半导体封装技术，旨在提升集成电路的性能、减小封装尺寸，并有效降低功耗。CoWoS技术通过在一个硅中介层（Interposer）上集成多个芯片（或芯片组），形成一个高性能的封装解决方案。该技术主要应用于需要高带宽和低延迟的高性能计算……

查看详情 >>