今天上午在深圳搞了一场封装沙龙，探讨先进封装的发展趋势，来了很多产业大佬。纪要如下：

摩尔定律从1965年提出来后，发展了接近60年。不过自2005年后发展速度已经放缓，但还在延续，台积电[敏感词]的制程已经来到2纳米。

大芯片（CPU、GPU、AI芯片）存在三座大山：面积墙、功耗墙、存储墙。存储墙是因为处理器速度太快，存储DRAM带宽增长太慢导致。HBM就是针对存储强问题诞生的，DRAM和DRAM之间通过混合键合的方式形成，目前做的[敏感词]的是海力士，其次是三星、美光，国内长鑫存储也在发力这块。

面积墙是AI对算力要求越来越高，GPU、CPU面积越做越大，但生产芯片的光罩面积存在上限导致。

然而，芯片面积越大，制造的良率越低，芯片的成本越高。

芯片算力越高，功耗越大，功耗墙问题始终存在。

AI大模型对训练算力的需求：一是永无止境，多多益善，算力越大，大模型优化越好；二是算力提升的速度远超摩尔定律的发展，所以GPU芯片需求很旺盛，仅靠传统的制程微缩难以满足AI算力需求。

先进封装就是当下提升算力、带宽以及解决存储墙、功耗墙和面积墙的重要方式之一。2.5D/3D等先进封装未来的需求很旺盛。

当前，先进封装市场仍然被日月光、安靠、台积电等主导。

2.5D/3D先进封装未来的发展趋势：bump做小，bump之间的间距做小，布线的线宽线距做小，W2W、D2W、D2D的堆叠间距做小。

2.5D/3D先进封装的核心技术包括bump、TSV、RDL等。

由于AI算力需求爆发，台积电的COWOS封装当前供不应求，还在持续扩产。

HBM技术解决了内存的带宽问题，特点是高速、高带宽，能够满足大模型训练要求，目前已经演进到第四代。HBM的核心技术包括TSV、BUMP、Wafer支撑系统、芯片堆叠/底部填充、键合等。

免责声明：本文采摘自“老虎说芯”，本文仅代表作者个人观点，不代表澳门新葡萄新京威尼斯987及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。