中国·澳门新葡萄新京威尼斯(987-官方网站)-Ultra Platform

/ EN
13922884048

资讯中心

information centre
/
/
/
老虎说芯
老虎说芯
“老虎说芯”由北京大学微电子专业本硕,中国电源学会会员、在半导体行业有10多年经验的胡独巍先生撰写,为大家提供半导体行业关于材料、工艺、应用、市场、资讯等方面的内容。在知乎有同名账号。
如何理解芯片设计中的STA?
  • 更新日期: 2025-02-20
  • 浏览次数: 1100
静态时序分析(Static Timing Analysis,STA)是集成电路设计中的一项关键技术,它通过分析电路中的时序关系来验证电路是否满足设计的时序要求。与动态仿真不同,STA不需要模拟电路的实际运行过程,而是通过分析电路中的各个时钟路径、信号传播延迟等信息来评估设计是否符合时序要求。 1. 静态时序分析的……
中芯国际:回顾2024年,展望2025年
  • 更新日期: 2025-02-20
  • 浏览次数: 1453
中芯国际2024年业绩复盘与2025年技术布局展望 一、2024年核心业绩:产能扩张与结构优化驱动营收创新高2024年中芯国际营收首次突破80亿美元(同比+27%),其中12英寸晶圆收入占比提升至77%,成为增长核心引擎。尽管全年毛利率受折旧压力同比下滑1.3pct至18%,但Q4单季毛利率逆势攀升至22.6%,……
为什么芯片设计需要算法工程师?
  • 更新日期: 2025-02-20
  • 浏览次数: 1485
在现代芯片设计中,电路设计和算法实现早已密不可分。简单来说,芯片不仅仅是由门电路和触发器组成的逻辑结构,更承载着各种复杂功能——例如通信调制解调、信号处理、图像和视频编码解码等,这些都依赖于高层次的数学和算法知识。 跨学科能力的补充传统的数字电路工程师擅长处理时序、功耗、面……
如何理解数字芯片设计中的RTL(Register Transfer Level)
  • 更新日期: 2025-02-20
  • 浏览次数: 1379
一、RTL 的基本定义 RTL(寄存器传输级)是数字电路设计中对硬件功能进行抽象描述的一种层次。它的“主角”是寄存器和寄存器之间的数据通路,即在一个时钟周期内,信号会从寄存器输出,经过组合逻辑运算,最后进入下一级寄存器。 为什么叫“寄存器传输级” “寄存器”代表……
DeepSeek-R1大模型论文详细解读
  • 更新日期: 2025-02-20
  • 浏览次数: 1388
一、引子 最近拜读了《DeepSeek-R1: Incentivizing Reasoning Capability in LLMs viaReinforcement Learning》,该论文讨论了DeepSeek-R1模型,该模型旨在通过强化学习(RL)提升大语言模型(LLM)的推理能力。 二、……
半导体制造中有哪些有毒化学物质?
  • 更新日期: 2025-02-04
  • 浏览次数: 1414
在半导体制造过程中,使用了多种化学物质,这些物质对人体健康有潜在的危害。 1. Acetone(丙酮) 危害:丙酮在中等至高浓度下会导致鼻、喉、肺和眼睛的刺激、混乱,甚至昏迷。大量摄入时可能导致意识丧失、口腔皮肤损伤。长期接触可能导致肾脏、肝脏和神经损害,并增加出生缺……
什么是晶圆制造的Inline和Offline?
  • 更新日期: 2025-02-04
  • 浏览次数: 1398
在半导体制造或相关工业领域中,Inline 和 Offline 是用来描述设备或流程是否处于生产系统中的两个重要术语。这些术语通常用于指代工艺设备、任务管理和生产流程的状态。 1. Inline Inline 是指某项设备、工艺或者任务直接集成到生产系统中,实时执行和受控于生产系统(如制造执行系统,MES)……
什么是晶圆制造的MO(Mistake Operation)?
  • 更新日期: 2025-02-04
  • 浏览次数: 1369
MO(Mistake Operation) 是指在集成电路制造过程中,由于人为操作失误导致的错误。这类错误可能发生在生产工艺的多个环节中,例如设备操作、数据输入、工艺参数设置或产品检查等。MO 通常不属于设备本身的故障,而是因为人为疏忽或错误判断而引发的问题。 MO 的特点 人为因素主导: MO 的发生主要源于操作人员的失误,如没有正确按照操作流程执行,
什么是晶圆制程的CPK(Process Capability Index)?
  • 更新日期: 2025-02-04
  • 浏览次数: 1313
CPK(Process Capability Index) 是制程能力的关键指标,用于评估工艺过程能否稳定生产出符合规格范围的产品。它通过统计分析实际数据来衡量制程的中心位置与规格目标的偏离程度,同时考虑过程的变异情况。换句话说,CPK反映了制程满足设计要求的能力,以及制程的性能稳定。 CPK 的计算公式如下: C P
DeepSeek对芯片算力的影响
  • 更新日期: 2025-02-04
  • 浏览次数: 1600
DeepSeek模型,尤其是其基于MOE(混合专家)架构的DeepSeek-V3,对芯片算力的要求产生了深远影响。为了更好地理解这一影响,我们可以从几个方面进行分析。 1.MOE架构对算力的优化 MOE架构的核心理念是将整个模型划分为多个子模型(专家),每个子模型负责特定的任务,且在实际推理时并非激活所有专家,而是根据输入数据选择性激活需要的专家。对于芯片算力的影响主要体现在以下几点:
Field Engineer:半导体设备的医生
  • 更新日期: 2025-01-15
  • 浏览次数: 1552
可以将FE比作是一个“战地指挥官”,他们直接面对现场的挑战,带领团队解决问题。在工厂或生产现场,FE就像是“设备的医生”,时刻关注设备的健康状况,及时为设备“治疗”,确保生产的顺利进行。FE的职责不仅仅是“修理”问题,还包括“预防”问题,通过现场的分析与优化,减少设备故障和生产停滞的风险。 1. 定义和角色定位 ……
什么是边缘芯片(edge die)
  • 更新日期: 2025-01-15
  • 浏览次数: 1249
边缘芯片(edge die)是指位于晶圆边缘区域的芯片,由于晶圆制造过程中的掩模对准误差或晶圆切割等原因,这些芯片可能在设计上存在缺陷或尺寸不完整。以下是对边缘芯片的详细解释: 1. 边缘芯片的形成原因 晶圆制造过程中,光刻、沉积、刻蚀等工艺的作用通常会集中在晶圆的中心区域,因为这些区域的对准精度更高、工艺……

服务热线

0755-83044319

霍尔元件咨询

肖特基二极管咨询

TVS/ESD咨询

获取产品资料

客服微信

微信客服号