（1）20世纪50年代（小型晶体管封装）

自1947年美国电报电话公司（AT&T）发明[敏感词]只晶体管开始，半导体封装也随之出现。为了便于在电路上使用和焊接，封装体要有外接引脚；为了固定微小的半导体晶粒，要有用于支撑的底座；为了保护晶粒不受大气环境等的污染，也为了坚固耐用，就必须有把晶粒密封起来的外壳等。20 世纪50年代，首先出现了以三根引脚的TO（小型晶体管外壳）封装。

（2）20世纪60年代（双列直插式封装）

20世纪60年代中期，中小规模集成电路技术迅速发展，一块集成电路晶粒往往集成了上千个晶体管或门电路，相应的其 I/O 数量也由数个发展到数十个，因此要求封装外接引脚数量越来越多。在这种情况下，封测企业在 60年代开发出了 DIP（双列直插式封装）封装形式。DIP 封装形式有两排引脚，需要[敏感词]具有双列直插式封装结构的芯片插座上，其配套的PCB板需要进行穿孔工艺，DIP的引脚数一般[敏感词]为64枚。

（3）20世纪70-80年代（扁平封装）

20世纪70年代随着集成电路技术的不断发展，中小规模集成电路逐步发展为大规模集成电路（Large Scale Integation，LSI），一枚晶粒上可集成上万至数十万个晶体管，这就对封装体的引脚数量、I/O导出性能、电气芯能、体积提出了更高的要求。此外，20世纪70-80年代表面贴装技术（SMT）迅猛发展，同传统PCB板穿孔组装相比，扁平元器件贴装面积大幅减少、自动化程度大幅提高，更适合大规模工业化生产。此外，贴装元器件同PCB板的连接长度大幅缩短，降低了寄生电感和寄生电容的影响，提高了集成电路的高频特性。

在行业需求推动下，20世纪70年代荷兰飞利浦公司率先开发出[敏感词]代适用于SMT工艺（表面贴装工艺）的扁平封装形式—SOP（小外形封装）。SOP封装实际为适于SMT工艺的DIP变型，其引脚数量和I/O导出芯能较DIP封装提升不大。

为了进一步在不大幅扩大封装体所占面积的基础上增加芯片的I/O数量，封装企业在SOP封装的基础上，开发出了QFP（四边扁平封装）。QFP封装引脚之间的间距很小，且脚管很细，引脚数目一般为44-208，甚至可以达到304之多，应用范围较为广泛。

随着集成电路终端应用设备向小型化发展，下游客户对封装后芯片的体积提出了更高的要求。由此，封装企业在 QFP 的基础上开发了 QFN 封装形式（方形扁平无引脚封装）。

QFN 封在封装体底部四边布有电极触点，取消了向外延展的引脚，因此贴装占有面积比 QFP 小，封装体高度比 QFP 低。但受限于电极与电路板接触面的应力影响，QFN 的电性焊盘数量无法达到 QFP 的引脚数水平。QFN 连接通路比 QFP 更短，拥有更好的电气性能，且具备尺寸、散热和成本优势，因此终端应用场景非常广泛，包括：蓝牙芯片、WiFi 芯片、音频芯片、电源管理芯片、功率放大芯片、基站时钟芯片、视频监控芯片等众多领域。

目前 QFN 的发展趋势为大尺寸、高集成，通过多芯片堆叠、高密度焊线、多层焊线、超密电性焊盘间距等技术，[敏感词]增加 QFN 封装的功能集成度I/O 数量，并在中性能芯片领域取代 QFP 和 BGA 封装形式。在性能相仿的情况下，QFN封装形式的价格较 BGA 至少低 30%、较 QFP 低 15%，因此芯片设计企业对高性能 QFN 封装需求量较大。

态逻辑技术混合组件中首次使用了该项技术。但倒装技术从 20 世纪 60 年代至 90 年代一直都未取得重大突破，直到 20 世纪 90 年代后随着材料、设备及加工工艺的发展，同时随着电子产品小型化、高速化、多功能趋势的日益加强，倒装技术再次得到集成电路封测行业的广泛关注。

常规芯片封装流程包括装片、引线键合（焊线）两个关键工序，而倒装（FC，Flip Chip） 是通过晶圆凸点工艺（Bumping）在待封装晶粒的电气层表面形成一层呈阵列排布的金属凸点（Bump），然后将金属凸点直接与基板连接。

与常规焊线芯片相比，倒装封装工艺采用了凸点结构，互联长度更短，互联电阻、电感更小，封装后芯片的电性能明显提高。此外，由于倒装工艺是将晶粒中的布线引出，再通过晶圆凸点工艺进行重新阵列排布，其 I/O 数量较焊线工艺大幅提升。

目前，倒装技术作为先进封装领域代表性技术之一，广泛应用于从 QFN 到BGA 多种封装形式之中。

②系统级封装技术

随着便携式电子设备复杂性的增加，对集成电路芯片多功能、低功耗和轻薄性的要求越来越高，而使用先进晶圆制（10nm 及以下）将全部功能集成在一枚晶粒上的单芯片系统（SoC）面临开发周期长、开发成本昂贵等问题。在这种情况下，系统级封装技术应运而生。

系统级封装并非专指一种技术，而是在工程设计基础上，通过高精度装片技术、高密度焊线技术、高精度 SMT 贴合技术、混合封装技术、多种电磁屏蔽技术、多种底部填充技术等一系列先进技术，将多枚晶粒通过平铺或堆叠的方式同电容、电阻、电感、天线等大量 SMT 元器件共同集成在一枚封装体内的解决方案。通过系统级封装，封测企业不仅将具备不同功能、使用不同材质的多枚集成电路晶粒集合在一起，同时还将原先独立散落分布在 PCB 板上的大量SMT 元器件整合进封装体内部。封装体逐渐从芯片载体，发展为一块系统模组，大幅提高了 PCB 板的空间利用率和组装效率。

目前，系统级封装产品已成为中高端先进封装领域最常见的解决方案。

③晶圆级封装技术

晶圆级封装技术出现在 2000 年左右，是指在晶圆裸晶上进行部分或全部封装加工。晶圆级封装是晶圆凸点技术（Bumping）结合晶圆重布线（RDL，Redistribution layer）技术产生的一种封装工艺，根据封装结构的不同，可分为扇入式封装（Fan-in）、扇出式封装（Fan-out）等。

由于晶圆级封装是在晶粒上进行封装加工，因此其封装体体积最小，在小型移动应用中具有较大优势。此外，由于晶圆级封装内部均使用晶圆凸点实现互联，并通过晶圆重布线工艺进行了阵列排布，因此晶圆级封装具有优异的电气性能和 I/O 数量。

近年来，晶圆级封装开发出通过硅通孔（TSV）互联的多晶粒互联、堆叠工艺，成为系统级封装解决方案中重要技术工艺和发展方向。