芯粒英文是Chiplet,是指预先制造好、具有特定功能、可组合集成的晶片(Die),Chiplet也有翻译为“小芯片”,中科院计算所韩银和等2020年时建议将Chiplet翻译为“芯粒”。
2010年,蒋尚义先生提出通过半导体公司连接两颗芯片的方法,区别于传统封装,定义为先进封装。2015年Marvell创始人之一周秀文(Sehat Sutardja)博士曾提出Mochi (Modular Chip,模块化芯片)架构的概念,这是芯粒早期雏形。AMD率先将芯粒技术大规模应用于商业产品。2019年,国内华为等公司也在产品中使用芯粒技术。2022年基金委双清论坛上,孙凝晖院士、刘明院士、蒋尚义先生等讨论提出了“集成芯片”概念,也是对芯粒集成芯片的概括和定义。
关于芯粒技术,网上有多篇写的比较全面的介绍。如54所的许居衍院士的报告,ARM的邵博士写的文章《多Die封装:Chiplet小芯片的研究报告》,华为的夏博士的文章,成都电子科大的黄乐天的文章,清华大学研究组提出的芯粒设计成本估算模型。不过,网上也有一些值得关注的观点。清华大学魏少军教授指出,Chiplet处理器芯片是先进制造工艺的“补充”,而不是替代品。“其目标还是在成本可控情况下的异质集成。”
随着AI、HPC等高算力需求日新月异,作为算力载体的高性能芯片的需求也随之水涨船高。先进封装因能提升芯片的集成密度与互联速度、降低芯片设计门槛,并增强功能搭配的灵活性,故而已成为超越摩尔定律、提升芯片系统性能的关键途径。Chiplet既是先进封装技术的重要应用,亦是后道制程提升AI芯片算力的[敏感词]途径之一。
随着人工智能技术的飞速发展,AI芯片的技术架构也在不断演进和升级。科技芯闻社介绍,中央处理器(CPU,Central Processing Unit)是计算机的核心,现代计算机发展所遵循的基本结构形式始终是冯·诺依曼机结构,需要CPU从存储器取出指令和数据进行相应的计算,CPU负责承担运算器和控制器这两个核心功能。CPU通常由运算器、控制器、时钟、寄存器等多个模块构成。
而AI芯片按照技术架构主要可以分为图形处理器(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)与类脑芯片。
图形处理器(GPU,Graphics Processing Unit)是显卡的核心。CPU的定位是通用计算芯片,而GPU的定位是并行计算芯片,主要是将其中非常复杂的数学和几何计算抽出,变成一个超高密度、能够并行计算的方式。
目前,GPU已经发展到较为成熟的阶段,谷歌、FACEBOOK、微软、Twtter和百度等公司都在使用GPU分析图片、视频和音频文件,以改进搜索和图像标签等应用功能。
现场可编程门阵列(FPGA,Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
由于FPGA具有可编程灵活性高、开发周期短以及并行计算效率高等特点,FPGA的应用场景非常广泛,遍布航空航天、汽车、医疗、广播、测试测量、消费电子、工业控制等热门领域。
专用集成电路(ASIC ,Application Specific Integrated Circuit )是针对用户对特定电子系统的需求,从根级设计、制造的专有应用程序芯片,其计算能力和计算效率可根据算法需要进行定制,是固定算法最优化设计的产物。
目前,ASIC在通信领域、图像与视频处理、汽车电子、医疗设备、人工智能等领域都有广泛应用。
类脑计算芯片(Neuro-inspired computing chips)就是用电路模拟人脑神经网络架构的芯片,它结合微电子技术和新型神经形态器件,模仿人脑神经系统计算原理进行设计,实现类似人脑的超低功耗和并行信息处理能力。
作为新一代的人工智能处理器,类脑芯片具有并行计算、低功耗设计和自适应学习等特点,为人工智能领域带来了许多新的机遇。目前,在模式识别与图像处理、自动机器人、大数据分析、医学与生物科学研究等领域,类脑芯片具有巨大的潜力,将推动人工智能技术的更大突破和进步。
华福证券认为,随着AI、HPC等高算力需求日新月异,作为算力载体的高性能芯片的需求也随之水涨船高。然而,先进制程的进阶之路已困难重重,一方面,摩尔定律迭代进度的放缓使芯片性能增长的边际成本急剧上升;另一方面,受限于光刻机瓶颈,前段制程的微缩也愈发困难。在此背景下,先进封装因能提升芯片的集成密度与互联速度、降低芯片设计门槛,并增强功能搭配的灵活性,故而已成为超越摩尔定律、提升芯片系统性能的关键途径。
随着摩尔定律走到极限,Chiplet被行业普遍认为是未来5年算力的主要提升技术。
半导体产业纵横介绍,Chiplet俗称芯粒,也叫小芯片,它是将一类满足特定功能的die(裸片),通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起,形成一个系统芯片,以实现一种新形式的IP复用。简单来说,可以理解为将每个小的芯片用“胶水”缝合在一起,形成一个性能更强的大芯片。
去年,大部分厂商或许还沉浸在Chiplet技术的未来应用上,如今Chiplet已经成为各大厂商的产品中的必选角色。英特尔、AMD、英伟达都在自家的CPU、GPU上使用了Chiplet技术,这将Chiplet推入了一个全新的商业化阶段。
[敏感词],通过将功能块划分为小芯片,那么不需要芯片尺寸的持续增加。这就提高了良率并简化了设计和验证的流程。
第二,每个小芯片是独立的,那就可以选择[敏感词]工艺。逻辑部分可以采用[敏感词]工艺制造,大容量SRAM可以使用7nm左右的工艺制造,I/O和外围电路可以使用12nm或28nm左右的工艺制造,这就大大降低了制造的成本。
第三,组合多样,适合定制化,轻松制造衍生类型。比如说采用相同的逻辑电路但是不一样的外围电路,或相同外围电路但不同的逻辑电路。
第四,不同制造商的小芯片可以混合使用,而不仅仅是局限在单个制造商内。
这些特点都非常适合用在大算力芯片上。相较于传统消费级芯片,算力芯片面积更大,存储容量更大,对互连速度要求更高。采用Chiplet既可以降低成本提升良率,又可以允许更多计算核心的“堆料”,还能便于引入HBM存储。
不过,目前的Chiplet仍存在一些门槛问题。电子发烧友网指出,Chiplet在成本、开放生态等方面仍面临挑战。目前基本只有大公司才用到这一先进技术,且主要集中在通信、大规模数据处理等领域,反倒是设计周期长的汽车、成本敏感的消费电子和可靠性要求高的工业领域,比较缺乏Chiplet设计的参与。
如今的Chiplet并没有大规模普及,尤其是在某些基于成熟工艺的芯片设计上,还是因为门槛问题。先进封装的成本还没有降低到设计公司可以考虑Chiplet方案的程度,这些较高的门槛阻止了Chiplet的普及。在设计公司看来,行业需要像现在的云服务一样,打造一个多供应商、多选择和开放的生态,这样才能彻底发挥Chiplet用于降低设计成本、提高综合性能的优势。
高性能多模态AI大模型
NPU+CPU异构解决方案
免责声明:本文采摘自“大印蓝海科技”公众号,本文仅代表作者个人观点,不代表澳门新葡萄新京威尼斯987及行业观点,只为转载与分享,支持保护知识产权,转载请注明原出处及作者,如有侵权请联系我们删除。