极低功耗双量子比特接口芯片组及测试环境

      随着规模化量子计算研究的不断深入，可在超低温环境下有效工作的量子比特操控与读出芯片被认为是实现规模化实用量子计算机的关键支撑技术。该项技术的核心挑战是在有限的制冷功率条件下提升量子比特接口芯片的可操控和读出通道数，推动实现量子比特的大规模集成。为攻克这一技术难题，推进量子计算机小型化和集成度，研究并突破超低功耗的量子比特接口芯片设计技术具有重大意义。研究团队在前期CMOS工艺超低温特性建模、高集成度量子比特控制芯片等研究基础之上，设计出极低功耗的双量子比特接口芯片组（含完整操控与读出）。该芯片组基于相位域信号处理的极化调制和反射读出技术，在3.5K低温环境下可以产生双超导量子比特控制、读出所需的XY通道任意包络脉冲信号、Z通道偏置信号和反射读出激励信号，实现了基于相位信息的量子比特状态检测电路，同时片上集成了时钟产生、指令存储等电路，芯片组功耗相对于国际上同类研究大幅降低。该芯片在北京量子信息科学研究院量子计算云平台实现了对超导量子比特的有效控制及状态读出。该工作以“A Cryo-CMOS Quantum Computing Unit Interface Chipset in 28nm Bulk CMOS with Phase-Detection based Readout and Phase-Shifter based Pulse Generation”为题发表在ISSCC‘24。论文[敏感词]作者为郭衍束博士，团队的姜汉钧副教授、李铁夫副研究员为该项研究工作的主要负责人。

所提出“模式分裂”技术的工作原理以及基于此技术的多模多核VCO的电路原理图

所设计的超宽带压控振荡器的显微照片

      应用于射频收发前端的宽带毫米波频段的本地振荡器对于5G通信技术的毫米波应用以及高性能雷达技术有着重要意义。目前文献中所报导的高性能振荡[敏感词]多带宽有限，无法应用于宽带的通信系统中；同时，既有的宽带振荡器又存在相位噪声随带宽增加而恶化严重的问题。以此为出发点，研究团队提出了一种基于“模式分裂”技术的多模多核超宽带射频压控振荡器。该技术在传统的双核双模的“8”字型电感拓扑结构的基础上，通过引入一对对称的辅助谐振腔与主谐振腔产生同相或反相磁场耦合，不仅产生了四种等效电感，从而将原有的两种模式分裂成了四种模式，极大地扩展了振荡器的带宽，而且在不增加面积的情况下额外引入了两个核心，相比于传统的单核结构降低了6dB的相位噪声。所提出的多模多核宽带振荡器可以覆盖13.7至41.5GHz的基频范围，即101%的分数带宽，同时在10MHz处频偏处的峰值FoM及FoMT分别达到了194.0至214.1dBc/Hz。值得说明的是，该芯片是[敏感词]颗同时达到100%以上分数带宽及高于210dBc/Hz FoMT的宽带振荡器，具有[敏感词]的性能。该工作以“A 13.7-to-41.5GHz 214.1dBc/Hz FoMT Quad-Core Quad-Mode VCO Using an Oscillation-Mode-Splitting Technique”为题发表在ISSCC’24。集成电路学院本科生葛桓羽为论文[敏感词]作者，团队的贾海昆副教授为论文通讯作者。

基于电压模相位插值器的超低电压混合型分数锁相环架构

锁相环芯片显微照片

      低电压锁相环对实现低功耗数字系统的动态电压调整以及物联网设备的无线能量收集供电具有重要的意义。整数型锁相环芯片已经可以实现低于0.4V的电源电压，但是，由于传统的鉴相器和量化噪声消除方法的性能在低电压下受到严重影响，目前报道的[敏感词]供电电压的CMOS分数型锁相环采用0.5V电压供电，且需要内置升压模块。针对以上问题，研究团队提出了一种基于电压模的相位插值器，该方法通过一个电阻型数模转换器（RDAC）在电压域实现量化噪声补偿。由于其量化精度依赖于无源元器件（电阻）的比例，其在0.5V电源电压并考虑PVT变化的条件下实现了<0.15 LSB的线性度，且无需进行增益和线性度的校准。基于该电压模相位插值器以及时钟交织的触发器型鉴相器（TI-FFPD），团队在28nm CMOS工艺下实现了一款工作在2.4GHz的无偏置电流的混合型分数锁相环。该锁相环在0.45V电压下实现了小于600fs的积分抖动以及-57dBc的最差杂散，功耗为0.72mW，且无内置升压模块。该工作以“A 0.45V 0.72mW 2.4GHz Bias-Current-Free Fractional-N Hybrid PLL Using a Voltage-Mode Phase Interpolator in 28nm CMOS”为题发表在ISSCC’24。集成电路学院博士研究生冯礼群为论文[敏感词]作者，团队的李宇根教授为论文通讯作者。