FinFET试图克服晶体管遇到的最糟糕类型的短沟道效应，同时使芯片能够以更低的成本实现更高的性能指标。自从半导体取得突破以来，纵观集成电路设计的历史，摩尔定律——即一块硅上的晶体管数量每两年翻一番，而且将一直保持不变。随着代工厂开发越来越先进的工艺节点以满足消费者的需求，当今先进处理器上的晶体管数量达到数百亿。这与1970年代中期只有几千个晶体管的处理器相去甚远，这在当时是[敏感词]的。

推动半导体行业发展并使今天的芯片成为可能的关键技术趋势之一是采用FinFET工艺。另一种有前途的技术是环栅(GAA)晶体管。这提供了栅极和沟道之间最显着的电容耦合。GAA FinFET的问题在于它只是一个临时解决方案。它可能只持续几十年。然而，它很可能成为FinFET的未来替代品，至少在有人提出全新的晶体管架构之前是这样。

什么是FinFET？

提到FET，学电子的人都比较熟悉，FET就是Field-Effect Transistor，场效应管。FET是一种常见的三端口半导体器件，比较常见的是JFET（结型场效应晶体管）和金属氧化物场效应管MOSFET。下图给出了常见的场效应管的工作示意图，

那么FinFET到底是什么呢？

FinFET被称为鳍式场效应晶体管，是一种新的互补式金属氧化物半导体晶体管。该项技术的发明人是加州大学伯克利分校的胡正明教授。

FinFeT与平面型MOSFET结构的主要区别在于其沟道由绝缘衬底上凸起的高而薄的鳍构成，源漏两极分别在其两端，三栅极紧贴其侧壁和顶部，用于辅助电流控制，这种鳍形结构增大了栅围绕沟道的面，加强了栅对沟道的控制，从而可以有效缓解平面器件中出现的短沟道效应，大幅改善电路控制并减少漏电流，也可以大幅缩短晶体管的栅长，也正由于该特性，FinFET无须高掺杂沟道，因此能够有效降低杂质离子散射效应，提高沟道载流子迁移率。

与传统的二维平面晶体管相比，FinFET（鳍式场效应晶体管）是一种具有高架沟道（Fin）的三维晶体管，栅极环绕该沟道。

台积电于2002年12月演示了[敏感词]个仅在0.7伏电压下工作的25纳米FinFET晶体管。然而，直到2012年，[敏感词]个商用22nmFinFET面世，随后对FinFET架构的改进使得在提高性能和减少面积方面取得了长足的进步。

由于其结构，FinFET产生较低的泄漏功率并实现更高的器件密度。它们还可以在较低电压下运行并提供高驱动电流。所有这些加在一起意味着可以在更小的区域内集成更多的性能，从而降低每单位性能的成本。

FinFET与平面晶体管（例如 MOSFET）
出于多种原因，设计人员选择使用FinFET器件而不是传统的平面晶体管（如MOSFET）。增加计算能力意味着增加计算密度。当然需要更多的晶体管来实现这一点，这会导致更大的芯片。然而，出于实际原因，保持面积大致相同很重要。获得更多计算能力的一种方法是缩小晶体管的尺寸，但随着晶体管尺寸的减小，漏极和源极之间的距离会缩小栅极控制沟道区电流的能力。因此，平面MOSFET会受到短沟道效应的影响。

简而言之，与传统平面MOSFET技术相比，FinFET器件表现出卓越的短沟道行为、更短的开关时间和更高的电流密度。

三、FinFET的优缺点
与其他晶体管技术相比，FinFET具有几个关键优势，使其非常适用于需要更高功率和性能的应用：
（1）更好的渠道控制；
（2）抑制短通道效应；
（3）更快的切换速度；
（4）更高的漏极电流；
（5）较低的开关电压；
（6）更低的功耗。

当然，也有缺点。它们的一些缺点包括：
（1）电压阈值难以控制；
（2）三维轮廓导致更高的寄生效应；
（3）非常高的电容；
（4）造价高。

FinFET的沟道一般是轻掺杂甚至是不掺杂的，它避免了离散的额掺杂原子的散射作用，同重掺杂的平面器件相比，其载流子的迁移率会大大提高。FinFET机构增大了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟道效应，减小亚阈值泄露电流。亚阈值摆幅S是衡量晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，S越小意味着开启关断速率越快。由于短沟道效应的抑制和栅控能力的增强，FinFET器件可以使用比平面器件更厚的栅氧化物，从而可以减小栅泄露电流。更强的栅控能力允许大幅缩短晶体管的栅长，从而进一步减小面积。

1、综合看来，与平面器件相比，FINFET结构具有更好的沟道控制能力和更好的亚阈值斜率，可以提供更小的泄露电流和更小的栅极延迟以及更大的电流驱动能力，具有多方面的优势，在22nm技术代及以下有着良好的应用前景。

2、MOS晶体管是具有漏极、源极、栅极和衬底的4端子器件。图1显示了NMOS的3维结构。NMOS晶体管形成在p型硅衬底（也称为本体）上。在器件的顶部中心部分，形成一个低电阻率的电极，它通过一个绝缘体与本体分开。通常，使用n型或p型重掺杂的多硅作为栅极材料。这里，使用二氧化硅（SiO 2或简单的氧化物）作为绝缘体。通过将供体杂质植入基板的两侧，形成源极和漏极。

3、对于传统的MOS结构，随着沟道长度的缩小，栅极不能完全控制通道，这是不希望看到的。其影响之一是从漏极到源极引起更多的亚阈值泄漏，这从功耗角度来看不是很好。

FinFET的主要特点是，沟道区域是一个被栅极包裹的鳍状半导体。沿源漏方向的鳍的长度，为沟道长度。栅极包裹的结构增强了栅的控制能力， 对沟道提供了更好的电学控制，从而降低了漏电流，抑制短沟道效应。 然而FinFET有很多种，不同的FinFET有不同的电学特性。
 

下面根据衬底类型、沟道的方向、栅的数量、栅的结构，分别给予介绍。SOI FinFET 和体FinFET。根据FinFET衬底，FinFET可以分成两种。一种是SOI FinFET，一种是体FinFET。FinFET形成在体硅衬底上。由于制作的工艺不同，相比于SOI衬底，体硅衬底具有低缺陷密度，低成本的优点。此外，由于SOI衬底中埋氧层的热传导率较低，体硅衬底的散热性能也要优于SOI衬底。

Buk FinFET，SOI FinFET具有近似的寄生电阻、寄生电容，从而在电路水平上可以提供相似的功率性能。但是 SOI 衬底的轻鳍掺杂FinFET，相比于Buk FinFET，表现出较低的节电容，更高的迁移率和电压增益的电学性能。 

FinFET到底有多牛？

对于场效应管，我们最常用的是MOSFET，全称是金属氧化物半导体场效应管：Metal Oxide Semiconductor Field Effect Transistor。 

MOSFET在1960年由贝尔实验室（Bell Lab.）的D. Kahng和 Martin Atalla首次实作成功，这种元件的操作原理和1947年萧克莱（William Shockley）等人发明的双载流子结型晶体管（Bipolar Junction Transistor,BJT）截然不同，且因为制造成本低廉与使用面积较小、高整合度的优势，在大型集成电路（Large-Scale Integrated Circuits,LSI）或是超大型集成电路（Very Large-Scale Integrated Circuits,VLSI）的领域里，重要性远超过BJT。

但是MOSFET发明至今已有六十多年历史，随着半导体制程工艺的进步，MOSFET的限制越来越明显。我们知道，在 MOSFET 中，栅极长度（Gate length）大约 10 奈米，是所有构造中最细小也最难制作的，因此我们常常以栅极长度来代表半导体工艺的进步程度，这就是所谓的工艺线宽。
 

栅极长度会随工艺技术的进步而变小，从早期的 0.18 微米、0.13 微米，进步到 90 纳米、65 纳米、45 纳米、22 纳米，到目前[敏感词]工艺 10 纳米。当栅极长度愈小，则整个 MOSFET 就愈小，而同样含有数十亿个 MOSFET 的芯片就愈小，封装以后的集成电路就愈小，最后做出来的手机就愈小。 

10 纳米到底有多小呢？细菌大约 1 微米，病毒大约 100 纳米，换句话说，人类现在的工艺技术可以制作出只有病毒 1/10（10 纳米）的结构，厉害吧！但是当栅极长度缩小到 20 纳米以下的时候，遇到了许多问题，其中最麻烦的是当闸极长度愈小，源极和漏极的距离就愈近，栅极下方的氧化物也愈薄，电子有可能偷偷溜过去产生漏电（Leakage）；

另外一个更麻烦的问题，原本电子是否能由源极流到漏极是由闸极电压来控制的，但是栅极长度愈小，则栅极与通道之间的接触面积（图一红色虚线区域）愈小，也就是闸极对通道的影响力愈小，要如何才能保持闸极对通道的影响力（接触面积）呢？因此美国加州大学伯克莱分校胡正明、 Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授发明了鳍式场效晶体管（Fin Field Effect Transistor，FinFET），把原本 2D 构造的 MOSFET 改为 3D 的 FinFET，如图所示，因为构造很像鱼鳍 ，因此称为鳍式（Fin）。

由图中可以看出原本的源极和漏极拉高变成立体板状结构，让源极和漏极之间的通道变成板状，则栅极与通道之间的接触面积变大了（图二[敏感词]的氧化物与下方接触的区域明显比图一红色虚线区域还大），这样一来即使栅极长度缩小到 20 纳米以下，仍然保留很大的接触面积，可以控制电子是否能由源极流到汲极，因此可以更妥善的控制电流，同时降低漏电和动态功率耗损，所谓动态功率耗损就是这个 FinFET 由状态 0 变 1 或由 1 变 0 时所消耗的电能，降低漏电和动态功率耗损就是可以更省电的意思。

FinFET是栅极长度缩小到 20 纳米以下的关键，拥有这个技术的工艺与专利，才能确保未来在半导体市场上的竞争力。当然场效应管也不是一成不变的，FinFET也不会是最终的选项，其演进一直在进行中。

在过去的 17 年中，CMOS 技术在制造和建筑中使用的材料方面取得了重大进展。[敏感词]个巨大飞跃是在 90 nm 技术节点引入应变工程。随后的步骤是具有 45 nm 高 k 电介质的金属栅极，以及 22 nm 节点的 FinFET 架构。2012 年标志着[敏感词]个商用 22nm FinFET 的诞生。FinFET 架构的后续改进提高了性能并减少了面积。FinFET 的 3D 特性具有许多优势，例如增加鳍片高度以在相同的占位面积下获得更高的驱动电流。

下图显示了 MOSFET 结构的演变：双栅、三栅、pi 栅、omega 栅和环栅。由于结构简单且易于制造，双栅极和三栅极 FinFET 很常见。尽管 GAA 器件是在 FinFET 之前提出的，但后者更适合执行生产。

未来，到底属于那种技术，让我们拭目以待，并努力向前。

国产EDA新锐概伦电子与FinFET之父－胡正明院士
虽然概伦电子成立于2010年，但是在成立之处就和创始人的关联公司ProPlus有过深度的技术/人才合作，而ProPlus正和刘志宏和胡正明教授在1993年创立的BTA有传承关系。

概伦电子在2020年并购的博达微科技也可以追溯至胡正明教授：