说到芯片领域的动态，最近一个月内，先是英特尔在4月宣布其[敏感词]款采用Chiplet设计的大众SoC“Meteor Lake” 完成通电测试。不过一个月以后，AMD公布其正在计划加快CPU及GPU规格迭代，将全面导入Chiplet设计，以提高核心数量及运算速度，此外，其新一代5nm Zen 4架构将采用Chiplet设计。这一波超异构、Chiplet浪潮的掀起，不仅将对英特尔和AMD产生深远的影响，还冲击了整个半导体行业。

芯片苦于制程久矣。近日，台积电宣布开发1.4纳米工艺，晶体管尺寸逼近字面意义上的物理极限。不断烧钱死磕制程的路线难以为继，已成了行业公认的事实，原因有三：[敏感词]，性能极限：通过先进制程微缩对芯片性能的提升覆盖面有限；第二，技术极限：纳米级的晶体管集成度和精细化程度非常高，引发了短沟道效应和量子隧穿难题；当然，还有最核心成本极限：

Chiplet Meets The Real World -- Benefits and Limits of Chiplet Designs ” (Source:AMD)

FinFET时代玩家仅剩英特尔、台积电、三星（Source: Yole Développement)

逻辑芯片：人类芯片科技的皇冠，制作工艺复杂，如CPU、GPU、AI、MCU。受益于先进制程技术的进步，逻辑芯片依然沿着摩尔定律向前演进，现在已经5nm产线已经量产，3nm已排上日程。

存储芯片：与逻辑芯片相比，内部结构相对简单，主要分为DRAM、NAND Flash、NORFlash三类。以DRAM为例，当制程到了18/16nm以下，继续缩减尺寸已不再具备成本和性能方面的优势。

Limited and Divergent Scale Factors(Source: AMD)

要了解超异构，首先要理解什么是异构。从字面意思来看，异构就是同构的反义词，即“不同的架构或者结构”。用核酸测试举例，十个大白同去一个街道给居民们测核酸，计划每人负责十分之一的居民，这就是同构。但是在执行过程中，大白发现，居民们的情况不同，有些楼栋有阳性患者，需要上门检测；有些居民不积极，需要多次催促；有些居民腿脚不便，需要专人搀扶；此外，还有核酸码扫描、登记，发放抗原试剂等工作。于是，大白们根据实际需求重新划分了工作职责，进行人员的安排和工作的优先级划分，如阳性楼栋最后采样，从而[敏感词]限度地提高工作效率，这就是异构。

而“超异构计算”，则在于超过了异构计算的瓶颈，它可以把很多现有的、不同节点上已经验证过的晶片集成在一个封装里（经过协调，大白和来自其他地区的民警、居委会人员、甚至外省支援的人员，共同应对情况复杂的街道）。超异构计算在传统的异构计算基础上，通过更强大的模块化Chiplet能力，封装互连能力和软件能力，将越来越复杂的系统整合成了宏系统芯片MSOC（Macro-System on Chip）。

如今，基于超异构计算的架构创新正在成为芯片巨头们的未来驱动力。通过一连串的收购和自研行为，全球三大处理器头部厂商都在向CPU+GPU+FPGA/NPU的方向靠拢，构建超异构计算体系。

NVIDIA拟收购 Arm，其目的在于增强其服务器CPU能力，虽然最终未能收购成功，NVIDIA仍获得了未来10年Arm开发授权。

在“超异构”的三大核心能力中，被通俗地解释为 “乐高积木” 的Chiplet技术，被视为“超异构”的关键驱动力。这正是AMD在新一代5nm Zen 4架构中采用，并与台积电联合研发的用于CPU封装的技术。与传统芯片设计方式相比，Chiplet具有迭代周期快，成本低，良率高等一系列优势：

Intel Ponte Vecchio Suspended