DCDC+LDO到底解决了啥？
DCDC和LDO的优劣势网上有很多资料不再赘述，DCDC+LDO这种结构[敏感词]的优势有两个：
大部分DCDC在损毁如输入电压超限后输入和输出是短路的，直接接后级会造成整板损毁，损失较大，但LDO损毁后一般都是断路状态，这时候就能很好的保护后级降低损失。另外LOD对于低频噪声有很好的抑制作用。
LDO的PSRR
简单地说，PSRR衡量电路抑制电源输入端出现的外来信号（噪声和纹波），使这些干扰信号不至于破坏电路输出的性能。PSRR定义为：
其中，VEIN和VEOUTT分别是输入端和输出端出现的外来信号。对于ADC、DAC和放大器等电路，PSRR适用于为内部电路供电的输入端。对于LDO，输入电源引脚为内部电路供电的同时也为输出电压供电。PSRR具有与直流输入电压调整率相同的关系，但包括整个频谱。
100kHz至1MHz范围内的电源抑制非常重要，因为LDO经常跟高效的开关电源配合使用来为敏感的模拟电路供电。LDO的控制环路往往是确定电源抑制性能的主要因素。同时大容量、低ESR的电容也对电源抑制性能非常有用，特别是在频率超过控制环路增益带宽的情况下。
PSRR不是通过单一值来定义，因为它与频率相关。LDO由基准电压源、误差放大器，以及MOSFET或双极性晶体管等功率调整元件组成。误差放大器提供直流增益以便调节输出电压。误差放大器的交流增益特性在很大程度上决定了PSRR。典型LDO在10Hz时可具有高达80dB的PSRR，但在数十kHz时则可降至仅20dB。图10显示了误差放大器的增益带宽和PSRR之间的关系。这是一个简化的示例，图中忽略了输出电容和调整元件的寄生效应。PSRR为开环增益的倒数，直到3kHz时增益开始下降为止。然后，PSRR以20dB/十倍频程的速率降低，直到3MHz时达到0dB。
简单的说，LDO对10k以下的噪声有很好的抑制，同时电流越大，抑制效果越差。
DCDC的动态响应
动态响应是指负载的动态响应或者说负载的瞬态响应Load Transient。
负载的动态响应是指负载电流突变时，输出电压是否能尽快稳定下来，动态响应考察的是输出电压VOUT和负载电流IL的关系。
负载突变的原因有很多，比如无线模组开机的瞬间或者发送数据的瞬间会有较大电流的变化，DCDC的动态响应考验的是当负载有突变的时候输出的电压会不会跌落到启动电压以下造成系统重启。如何优化电路的动态响应呢？
-
输出端增加低ESR的大容量电容，当瞬间需要大电流的时候由电容提供一部分能量从而降低DCDC的压力。
输出滤波电容的等效电阻ESR对过充电压和跌落电压影响较大。因为，负载变化瞬间，电容快速充放电。ESR上产生的压降不可避免。目前工艺，固态电容具有较低的ESR，可有效减小尖峰电压。
-
反馈电路增加前馈电容，从环路的角度讲，并入一个电容，就是引入了一个零点和极点，其中零点低于极点。这样会让相位更平滑，当然带宽也会相应变宽。比较两种图形不难发现，两种反馈结构在低频段具有一致的响应曲线；在中高频区域，C1的通路阻抗降低使得输出的电源扰动降到[敏感词]，有效的提供了更高的增益和相位。为了更多的抑制瞬态纹波，可以增大前馈电容的大小。对于运行中的DCDC电源转换器来说，增益及相位的增加促使转换器对瞬变负载产生更快的响应。
DCDC可以直接给MCU供电，当输出电流较大的时候需要考虑动态响应问题。如果给模拟电路供电时可考虑增加高PSRR的LDO来抑制低频噪声。
免责声明：本文采摘自“ 物联网小生”公众号，本文仅代表作者个人观点，不代表澳门新葡萄新京威尼斯987及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。
